加法器

逻辑门电路如图所示，该电路完成的功能是（）。

A.8位并行加法器

B.8位串行加法器

C.4位并行加法器

D.4位串行加法器

查看答案
[单选]乘法器的硬件结构通常采用（）
A．串行加法器和串行移位器
B．并行加法器和串行左移
C．并行加法器和串行右移
D．串行加法器和串行右移
查看答案

在定点二进制运算器中，加法运算一般通过()来实现。

A.原码运算的二进制加法器

B.反码运算的二进制加法器

C.补码运算的十进制加法器

D.补码运算的二进制加法器

查看答案
[单选题,10分]下列说法正确的是()
A.加法器不可以设计成减法器
B.用加法器可以设计任何组合逻辑电路
C.用加法器不可以设计组合逻辑电路
D.用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式
查看答案

加法器采用先行进位的目的是________。

A．优化加法器的结构

B．节省器材

C．加速传递进位信号

D．增强加法器结构

查看答案

在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。

A．门电路的级延迟

B．元器件速度

C．进位传递延迟

D．各位加法器速度的不同

查看答案
超前进位加法器比行波加器要简单（)

超前进位加法器比行波加器要简单()

查看答案
8086CPU内部结构按功能分为（）
A.EU和加法器
B.BIU和寄存器
C.EU和BIU
D.寄存器和加法器
查看答案

定点二进制减法运算一般采用______来实现。

A．原码减法器

B．补码加法器

C．反码加法器

D．补码减法器

查看答案

试用全加器和半加器构成一个1位8421码加法器。该加法器具有从低位来的进位输入CJ和向高位的进位输出CO。

查看答案
加法器采用先行进位的目的是()(本题4.0分)
A.优化加法器的结构
B.加速进位位的产生
C.保证运算结果正确
D.正确传递进位位
查看答案

串行进位加法器的缺点是_____，优点是_____。超前进位加法器的优点是_____，缺点是_________。

查看答案

运算器包含加法器、移位器、寄存器、输入选择器、输出门等部分，()是运算器的核心。

A．控制器

B．移位器

C．寄存器

D．加法器

查看答案
[单选]MCS-51单片机CPU的主要组成部分为（）。
A．运算器、控制器
B．加法器、寄存器
C．运算器、加法器
D．运算器、译码器
查看答案
[单选]MCS—51单片机的CPU主要的组成部分为（）。
A．运算器、控制器
B．加法器、寄存器
C．运算器、加法器
D．运算器、译码器
查看答案
80C51单片机的CPU主要的组成部分为。
A.运算器、控制器
B.加法器、寄存器
C.运算器、加法器
D.运算器、译码器
查看答案
MCS-51单片机的CPU主要的组成部分为()。(本题2.0分)
A.运算器、控制器
B.加法器、寄存器
C.运算器、加法器
D.运算器、译码器
查看答案

2020国家电网考试题库计算机类测试题()

  • A.原码运算的二进制减法器
  • B.补码运算的二进制减法器
  • C.补码运算的十进制加法器
  • D.补码运算的二进制加法器
查看答案

设A4~A1和B4~B1分别是四位加法器的两组输入，C0为低位来的进位。当加法器分别采用串行进位和先行进位时，写出四个进位C4~C1的逻辑表达式。

查看答案