设计一个（12，4）系统卷积编码器使其约束长度v=3且d*≥8。（1）构造该编码器的网格图。（2）该码的dfree是什么？
在下列逻辑电路中，不是组合逻辑电路的有()。
A.译码器
B.编码器
C.全加器
D.寄存器
